vydává můj teda a časového pozor na své práce teďka a moje ne
a
a teď janek jako velmi rychlý _e omega zkopíroval slajd další fajn
a lze ho kontraktor softwarovou firmu a dělá víceméně bůh linuxem vede cesta je a
osloven která a von je a sem správce
někte jsou systému záleží new a
tak já chtěl norem fóra a říkám no ale mně systému takže
toho starého je trvání a
a práce a
jako
tak iir
ta a
toho obligátní pro file
teďka akorát na ulici
a nechť vás v naprosté za technologie která se chová ve formě tak já
tak my nejsme
a
a je to lepší
super perfektní
takže
jo
díky
struktura se naštve já světě proto toho c z jestli já sou vám vo čem
to je vlastně ta technologie celá jak to vypadá zhruba ve městě staňa
a hlavní část _e přednášky bude vo tom ne že pro jeden celej den tam
kde za info a přímo ty hade osou a po syntézu to bit streamu finálního
který se na programujete tohleto já čipu
a každýho kroku dojde za info
a se zastavím a ukazoval nějaký nástroj který sou k dispozici
a druhý demo nicméně hardvér
bohužel nemám
takže bude muset to neudělá simulace což bude demo číslo dva
a teď se dáš to jiného chodím no a nakonec
bych chtěl ještě jako
finální shrnutí
proč dat
tou náročná pro že není tolik
a takže cenzor tady a
_e _m tak já je zkratka pro filtrovat ideje programovatelných ahoj pole
a tato část svýho znamená že když tak teďka je někde u šum kdokoli nultý
tak můžete stále přeprogramovat není to fixní hardvér
a bavíme se o vysokorychlostní provázaný logice a to znamená ten obsah toho čipu běž
nějaký jako stovka megaherc
a vých
a nicméně
ty i ty vole dovětek yaml jako
je sondou se megaherc
a
a maximálně rate install
to paprikou
takže ku
a má to spoustu různých io víceméně většina těch a pinu na tom šeku je
io
a to a jo je to velmi flexibilní znaj se můžete pohybovat napěťových úrovní let
nějaký jedna celá něco voltů a o té telce most
a samozřejmě už tenkrát ale diferenciální páry a tak dál
to snad všechno je
a na tom jsem ti ní že je to extrémně balony architektura a je to
rozvoj polepšit divadla běží paralelně takže
té
to je to co znamená
a na cele často používá a
hodně populární se začíná být ve zpracování dat paralelním zpracování dat
a teďka nově třeba microsoft uvedl že kapitoly ty ten svůj když horko
a používejte jste já pro
pro cestování dát defakto vemete nějakou nějaký obrovský množství dat pro po léta to tím
a který a na druhý straně se sesbíráte výsledky
čili taková jako pro classy pipeline a
a
výhoda toho je čtvrtek já už to přeprogramovat znamená se o tom že teda nějak
jako specifický procesová
a
dejme tomu jo
máte jaký vstup a část kamer
a stalo se to vyhledat nějakej specifickej pátém vtom vstupu takže
teda to zticha mnou do to lépe já
co stalo
zvláštní
a já teda tam bylo to stack jaroslav já
provést nějakou transformaci pojmenoval nějakého pak teda tak letí ten aktivisté tak teďka se nějaký
storage a tak stejně se dá třeba pushovat tak teda na tyto grafy
a
že přes to tlačí nějakou jako streamu no a jak to grafy
a nebo například routování síťový a trafik u
chtěl tomto ty pakety nestrefil protesty hlavičky celá zajímá můžete to posílat na nějaký různý
ten _e tento interfejsy který sou připojený k tomu fpga
a
nás je za který si nakreslete jára použili prototypování čipu a pravý silikonu stě vyrábění
mikročipu
je drahý a v ruby ten buffer stojí
odhadem padesát tisíc dolarů a víc
na jaký jako to něco na metrech
a to prostě to samé stop ladičovo každý pro každou revizi tom šeku
takže místo to strana pro takové takto nastojato se bude běžet
trochu pomaleji ten nezájem nicméně
a vás to nestojí skoro nic tam spadlo to piano jedná se z toho dlanitému
doba budete tak se pak vyrobí ten finální se vykoná
jeden nebo dva pokus
a hlavně výrobci
a těchto já dneska za celý svůj poslední výrobce kterej
nekoupil
a pak další altera
teďka už součásti intelu jak to jen to
pěstí programu slušný zdroj
a bejt i s nově je jako jednu ta nějakou
tak danou firmou takže
_e dostala si to lidé za komoušů je jedno vlastní
a odvlekl se mi je ti
naopak zase vlastní a chtěl
cože taky výrobce to já
a jo větou dobře
řekněme
no a teďka abych se nevěnoval trošku nižší struktuře tě stojan a věřím že mi
prominete nekope úchvatnou grafiku
a
tady nalevo vidíte
jako pohled úplně zeshora tento vysokoúrovňovým pohled na to fpga
a okolo to
co jinak to já čemu sou jo jednotky
který vedl tak já propojuje se ze vnějším světem to sou defakto ty nožičky to
nestojí a plus funkční bloky který konvertujte ty boty dlabanec jehlička
na něco co je schopnosti neschopná pracovat a vnitřní a
ten ocas toho čipu ten vnitřek toho čipu
a
a tady tohlencto červený vevnitř je
jsou kluky ve kterých si syntetizujete svoji logiku ve kterých si teda konfiguruje té
a všechno housle propojení ho kupuje ze toho soudruhu tou
čemu se mi to programátor interconex takže _e taková že by se
v tomhlectom
červeným
a na provede nějakou kus tomu věku pro drátu jste si do kupy tím program
tam interconex tam a ven to připojíte přes ty jo hloupě
takže to je takový jako high level
a pohled na tak jak tak já fungujou
teďka když se podíváme na to na ten na ten červenej
bylo tady
a taky ho detail se vidět té
a není to je úplně jako
ten a
pak je červenej bouchla teda tomu říkalo digilibu se skládá se logicky elementu co že
ten nejmenší
a možnej ne mišu na stavební jednotka to
a obsahu to fpga
a tyhlencty vložit elementy které nižší stavební jednotky se propojují lokální v inter projektem co
že ten tam zase zelenej
a to
a tady je a že používat lokálním takovej ta propojuje tady ty logický honem ty
tím lokálním takovej to je taková že bojkot šedesá syntetizovat registr do to nestojí a
tak se trávit elementy s tom registru spolu rychle tam rychle komunikovali takže se propojí
těm okolním interconex ten
a ty signály nemusí pak na ten globálním takle
no a
ten tomu lokálním tento nevětral propojeny pak na ten na ten modrej chováním tak on
jenom půl to potřebujete
a ty chtěli zesumujete ještě víc na ten logického nancy čili a tady tuhlenctu jednu
nejmenší jednotku lepší máte a no proto boku ramky implementovat
několika vstupů vtom áčka ještě vstupu a kombinační logiku a
ovšem no
a registr který umožňuje implementovat
sekvenční logiku
pak tím že spolu
tak s tou
ta
tak tím že pěti vyslovujete toho ste bloky
a kdo kupuje a propojuje ta tím interconex ten tak jste schopni vytvořit jakoukoliv kdykoliv
sekvenčního kombinatorické logicky nestane
teďka jsou tu nějaký dotazy
a ty slajdy
a určitě věřím že ta konference bude mít zavedené stránka nebo a to je mého
takže ho nemůžu poslat
a jo
teďka jestli teda programu jo takže výrobce stojan má nějakej svůj vlastní design tu
a master magor to s latest na ty vado nebo předtím jsem lépe za necelých
zvažováno předtím jsem back
pojďme diamond
a všechny tituly sou
jakoby obrovsky balík nástrojů typicky deset jedna plus bohužel
a většina starej a ty binární stav
vystavení instaluje ten balík je to většinou centos ty práce jako není ku protože jen
stalo něco co centos ty pravé binárka
pěšáci naše nechcete
a letos editorský pravá protože to nějakým způsobem jako šťouráte etc a přidat na nějaký
záznam jak dlouho už asi dva tituly a smith oficiální verze to co voni tvrděj
a co dalšího to tam jako může dělat a
co to jako těla to nikdo neví proč je to binárka že
a navíc některý ty dva tituly potřebuju běžet nějaký démony potom ten což taky není
úplně jako
příjemný
a
a na stres obecně kouslo z nicméně jako některý části nástrojů jsou založeny na open
source nástrojích
jo chtěl zaměřit účinek agentům většinou ti výrobci při valí
klasickej coding založili nějaký africký verzi gcc kabinet else a tak dál
a vezmete ty nástroje pro
to je pro syntézu reálnou tohlencto já ty sou prostě kouslo s protože to výrobci
jako nechcou dát ven
a nic než obyvatel na tom flow a
tak ten tvar toho si to vyvarovat všimněte vás této
proprietární nástroje
mají takový tři kroky který potřebujete k tomu abyste překonvertovat hádal soubory na ten
finální být svým teda programujete různé špeky a
a
první jeden analýza syntéza tam na pár natáhnete _hm kterého soubory jako na to je
ten je zas čemu se říká ne to jest
a o netlistu můžete přemýšlet že to schéma souboru
a na úrovni hradel
teďka pick to jsem root
že sme tam stane to je stanovuje vona to na to partikulární fpga do kterýho
to budete dávat a pak asembler zas na tom jsem namontovanej ateista přepíše hodnotu
s konečnou binárku která se pak dáro to fpga
naprogramovat
a taková jako částečně vedle a jako k analýze časování
na to se hodí pokud máte nějaký strašně komplexní design i
a popřípadě vysokorychlostní design i a
provést tom
že v jednom na programujete ten design to fpga tak ty signály řekněme propagujou
a okamžitě nic nemaj nějaký zpoždění
další ještě signál prochází nějakým tím logickým elementem tak to ne třeba jedna na no
sekunda zpoždění
a větší když potřebujete nějaký dva signály synchronizovaných desktopech _e ten signál byl někde zase
kolik ještě stále
nějaký předchozího logicky ho mentech tak se vám ten design bude chová divně
a tomhlectom se chcete vyhnout a se pravé používá ten ta se časování
a ten a stromu života na sem nějaký je hrozný jako omezení na to
a někdy zase mají který signál propagovat patent analyzátor toho časování vám
neřekne sta máte jak je problém
a taky vám to u ní nějakým způsobem vodhadnout jak rychle váš design maximálně může
běžet a tak dál
no a pro jeho konci je simulace a vizualizace to může vzít a partyzánem testování
byste měli to fpga vůbec
a von simulovat no a sledovat jak se chová pro nějaký vstupy a
pozorovali ty výstupy tam jsou vizualizace pak teda
a skutečně zobrazit it away formě
takže analýza syntéza a něco řekl toho sto jeden ten začátek toho procesu tam mapa
se taty hádal soubory
stanoveného novější jo
a vytvoříte sto stone to jista jsem to já se trochu detaily
a na to na syntézu tak _e
v tom trochu analýzy
a se na prsou teda dal soubory zkontroluje se sou bez validní ty soubory
aspoň jsme se nějaká jako paměťová reprezentace to v oboru
teďka je daleko jako mezi krok mezi tou analýzou syntézou
_e který se jmenuje minimalizace logiky je to znamená vychází se stalo a veškerá logika
která není dostupná popsán pro a nějaký jako ekvivalentní upravena tady na tý
a
reprezentace tom oboru paměti
aby to používalo co nejmíň tě ráda protože pak sondu ten zájem pozor menší lépe
já které je levnější že v a toto vás zajímá
a nebo u doktora který a můžete nacpat to design víc co
je fajn prostě může ten design je už to tak to já použít nějakým
užitečným věcem než aby tam byly neužitečný hradla
no a nakonec teda jenom proto jsou ne syntéza tam vás ten vezmem tuto planetu
reprezentaci to
obvodu a už to netlistu typické ta se používá dneska na ty perlis netlist vektory
uložit intenční von hned
a té textová reprezentace
defakto toho schématu to tom foru
a sám komunita nepotřebujete znát
ten konkrétní teprv tady a na který to budete cíli tak tady je poměrně dost
nástrojů
a jednejte rozvedlo a pak jsou to moulin to _e a jídlo se s
takže velmi rychle _e ikarus a _m
předem říkám že jich verze podporuje a syntézu do netlistu už teďka
bohužel
a nicméně i takže strašně zajímavý nástroje a hlavně to simulátor a translátory verilogu a
nějakého pár se
a umí a ona to řekni parsed nového a ten parcely je velmi praktické znamená
že pokud děláte nějaký jako
na nástroje pumpu udělat nějaký vývoje ste já
pomstil proprietární nástroje dobrý
pokud já to beru o to nechat napasovat i výkladu sem on vám prostě ráj
a ti warning kdy a podobně a jaký prasárny vtom
a von kódu tak
tak vám to řekne
i když třeba
ten i ten kvartilu s nebo a
to vyvarovat
tohlensto nesdělíš velkou informaci
a to může pravomoc a třeba v budoucnosti se vyhnout nějakým
problému nějak nevoní ne úplně okres problémům vtom zezadu
a _m ten tolika rozvedou dokonce ty umí věčně asi zajímavý a letem parsed není
jako uplně
kvalitní když je to takový jako
částečný
a _e spol eště vrátím jedna mluvit na konci o simulaci a vizualizaci a bude
na tom s to demo
a další tu
který máme k dispozici auditu
a
tak více framework pro syntézu verilogu teďka je to součástí yum
takový osud otec na nervy ty jardo routeru routing
a vyšlo sto používána syntézu basic u nás inte slepej a už nosné
a teroristů byl víceméně nahrazen teďka jo se jsem posledních letech takže
ten tak okrajově
a jsme pokud jste chtěli
nástroj který se dá použít na skutečně a nepoužívá se praxe na syntézu riziku tak
tam autem dvě
je určitě zajímavé
a
teďka když mluvil o tom o tý a minimalizace logiky zase už a nástroj který
jsme neberte abc
interní ho používá jako know den tu tak
ho používá měl se s
takže jen taková zmínka
no a jo se jsou tam se možná slyšeli
se teďka poslední to bylo novinka různých
a o provést on tak jeho se z je právě
a ten sled prohlídla syntézu a proto radisto
a používá to je pouze berou v jeho vstup a generuje
pod zjednodušili ve do prahy tím že volím ten je ten rámec _e
a nebo umí generovat různě to jistej a pak taky umí syntézu to jednak do
netlistu
a umí používat asi kohy buňky takže pak se to může narvat to
a
pokud vím tak taky byli v of nebo ten beru tebe vo
a
který pak která umožňuje
girls to masky pro jsi k
a podporuje cenných sem si z fpga a ty co library s
takže pak tohlensto tam výstup s tou jo se s můžete dát to vypadá a
tam použije oko jsem root a
asembler a vygenerovat pro
a
celých se vrací zpět string ti mostu způsobem dostali že byste používali ten to za
syntézu ivana
a vás taky se může podporuje helejte se více štyrycet štyry a
který má kompletní open source tom ženy
a na to common se ještě teda vrátím na konci
a ten jeho si napsali a relativně moderní je oproti těm ostatním nástrojů nemá jako
zase takovou agresivitě a ten kolt je poměrně čistej co tě taky jako
prima
a navíc po by vám
ten byl nějaký problém tak pak se pro větší a von ten pro většího projel
se s je zjevně obvod in progress
že to také není úplnej proboha
taky chtěl bych se podívala na to jsem root a eště zeptám nějaký dotazy k
týhle lize syntéze
a
a dobře po jsem ruce litovat ne to je střelce jo vypadnu sněhový syntézy a
potřebovat ho namapovat na to skutečně tak já tady potřebujete vědět fpga vypadá uvnitř
každý nástroje
o dost méně
a protože
ta dokumentace k tomu je ta která zničí vypadá
a to prostě není dispozici
a jsme to jsem root se skládá ze tří
a takových podkrovní
prvně back
pokud máte tak já pravděpodobný tý páteře třeba
který mají logický
ale čtyři bloky a skla nezmenšilo vytvořit elementu
tak práv to mpeg kroku
a vezmu vyberete ty hradla s toho netlistu a
ty co sou co mají být blízko mají mít mezi sebou jako nízkej signál pro
lístky
jistý zpoždění propagace signálu
tak ty se nacpou do toho stejný vloží tady boku a té pravé to si
a ten text _e a ten pojistek pak vemete je toho digilibu ke umístěna ty
a tvá rozpuštěna kterých místech by měly být von fpga umístěný
na kterých ti matice tak teďka
a nakonec ten step ten
je propojit ratha stvořiteli bloky tím
globálním interconex ten takže spočítá kde
se majáky tranzistor na tom na tom globálním internetu přepnout
a na sem s ostravy spojce dva jeden jasne pěna druhý je vivian
arachne na celej specificky pro více čtyrycet jako já
čovek _e ty jsi tak potomci
a teďka nás oba dva dny zpátky právě s nějakýma lidma kteří se pohybuju o
to více čtyřicet já jsem se dozvěděl tak a jen ne
tohle rakety a přestala být mít i nulární a právě ten člověk který to napsal
tak jako moc peče nebreč není fajn
a není žádné jako velkej zájem tom skoro šířit na podporu jejich fpga
bohužel
a
takže tady toto a nicméně
pořád propojit se čtyrycet potřebujete tohlensto arachne pěna
a další věc co bude tak
to vypadá že projekt a je store
časem bude přecházet zrak nepije na dopravě na to vydělal protože to výběrem na flexibilnější
a
a jak to vlastně state of fiat nástroj takže proto bych se teď a podíval
a
ta definice pravice štyrycet fpga pro výběr to je zas teď na našem s teď
pracuje
a takže zip jarda za to jsi minuty a je defakto akademické tu do kterýho
můžete nacpat a
soubor s definicí toho je tak to já vypadá vevnitř
mušle to nacpat víceméně jakoukoliv libovolnou topology
proto je to extrémně flexibilní
a dělá se
on si pro výběr třeba research routability fpga
a typicky ti výrobci to já taky ve svých konverzích programech a
tak vám dávají k dispozici něco co vypadá zhruba jako mu do jejich fpga není
neodpovídá to žádnému jejich reálnému fpga který prodávaj jsme pro studenty tohlensto dostatečně dobrý ale
na to může dělat právě ten výzkum k tý raw to byly tě
a teda to dotáhla tak daleko že postavili pobočku hned hodlají university of toronto
odkuď vypjaté dochází a
právem
jako mezi alterová invest potom tam tom ti studenti přímo pro jako přichází z jedný
strany výše
a
se taky zajímavý tak tolik já sedan jakoby na drátové jako po jsem root krok
to a těch proprietární stůl to znamená
a pokud děláte který se ta potřebujete dělat nějaký benchmark už to zpomal jestli ten
tady proprietární po jsem grunt a
ten váš konci to viď jarem a jak jako
a jaký výhody a jaks to chová podle toho co nějakej paper
a takže určitě navigace podívejte a původně je to s jen vrstev toronto jsme teďka
je to součástí ve routeru ty _m stejně jako auditu
takže
pokud byste našli nejnovější verzi tady tak se podívejte na tom věděla
no a
finalization asembler
učili ten tomto jsem trutnově generoval
to mapou je se má co dát do to fpga jsme toho co se doslech
tak ještě naprogramovat nahoře upravená sem workery tohlensto vezme a přepíše to do to reálný
o bit streamu který předáno to ft já dát
a nic minim to ještě lépe snadné a bys ti může být více typů podle
toho jak to stojanu čím jakým způsobem který a budete programovat to znamená jestli třeba
tak to já se natáhne z nějaký externí flešky jak to může lidí nějakej dítě
ten formát těch dat
a pokud budete programovat i ten adaptérem tak
tomhle něj formát a tak dál
a co nás oba typicky dělá než on to přepíšeme nějaký jako primárního bit streamu
jak je primárně nešlo by s tím se vygeneruje a pak jsou tam nástroje pro
konverzi s tou primárního
jenže to by stimuly ty nějaký jako sekundární tedy volnej
a formát doby s tím který pak mušle používá naprogramovat to fpga
a problém je že vy potřebujete vědět skutečně který být znamená co vtom fpga tahle
informace není dispozici tom ti výrobci těch ne já prostě nedá je to jejich rodinný
zlato a to si chrání jako po oslavě
i když to je tam není nějakým způsobem komplikovaný ta technologie stojan film to prostě
nechcou davem
a takže to následníka čistě pomocí reverzního inženýrství a
proto existuje teda je nástroj
a jsme k
co je
a pozor na sebe proto více čtyrycet to já je to součástí projektu a restore
a tohlensto co to dělá tak takže sme výstup s toho arachne pěna což už
samo o sobě generuje textovou reprezentaci toho co den to a teďka
a toho stack sou reprezentace to jenom přepíše rovina ke
a vida tohlensto
postupuje taková že by se můžete podívat na tu textovou reprezentaci analyzovat jako picoseconds to
raz media vypadlo a navíc je tam něco sme no já jsem tady který funguje
tým neboli druhým směrem takže můžete použít ty proprietární nástroje volejte su
proto více štyrycet vygenerovat si bit stream a jakoby
dekomprimovat velký textový reprezentace a prozkoumat vlastně který by co znamená
teď dělám
když toho sto složíme next a dostaneme co jde za info který teda semence mi
ta historka
a
abych to zopakoval tak ten ano syntéze s nástroji se tam použila jo se s
pak sou s proto raz ne pěna
a nakonec možná jsme k pro generování bit streamu
a nově to teďka má a časování tento nestor na a jistá _e stromy zajímavý
a poměrně složitý
a tak je tam ais pro programování tak to ja
takže tím se úplně jako vy vlastníte motiv proprietární nástrojů later su cože
mysim velkej úspěch
a ty se zeptám a teď dotazy na tohle
jinak bys teďka udělal takový rychlý demu
opět
copy na intelu bude grayův
byl počítač
a zeptám se víte co to je kerej sčítaček celý šílet klasického binárně čítání
a kdo to ví jen tak se tam jeden
super a aspoň o cože co je perfektní
a hele rozdíl mezi krizovým
binárním sčítání je takový že když počin když přiznat jedničku v binární soustavě
tak celá změní několik bitů že jo mezi těma dvěma stalo na
a vy nejste schopni určit kolik nebo jako
s té ale je to náhodný počet bitů není to stabilní a ten klip čteš
se dycky mění a právě v jednom bitu _m zdevastovaná
to taková idea
teďka
já to budou komentovat polska histonů
a všechno sto nacpu do toho to bylo modulu
ve kterým budou mít
a jednak vstup s těmi hardwarových hodin což je nějakej pin na tom
a na tom fpga na který připojeny oscilátor a mám osum výstupu na ledky to
sou moje signály tak všecko
a teďka logika vypadá následujícím způsobem
a
mám nějaký je to register filtry který je sedmibitový
inicializuj serveru
to je ten vypočte si register a při každým zase vstupní hraně barberovi hodin to
znamená to signál to hodinový signál ten country že mu jedna
a teď pomocí tady dělám si xorů to každý ti ledky přiřadím tu správnou hodnotu
a ty ledky my sami o sobě budou implementovat ten
ten že jo počítač
takže to je to je ta implementace kterou tady budu používat teďka
a to není všechno co potřebuju potřebuješ typy mapu
to znamená na mohlo ty signály tohoto proudu na ty skutečný a je to fpga
asi já spim operace souboru respektive stoupne přejmenovali chcete na rukou že ten operace protože
tom dešti a tom demu
a tady definuju přivezl jste signály a pak ten pes toho jestli a který vodpoj
a to si tomu signál
a na tom vývojovým tyto právě pak jsou tyhlencty
a prej připojený ledky a tam vás ten p d připojeny a ten oscilátor
a když máme celý ten strom soubory že jo tak to můžu
tím
a stonem
co je bude syntetizovat
a než použiju vidělo sex
kterýmu dám tomu stolku makroinstrukce syntetizuji pro více štyrycet se fajn a já se sam
o sobe si je chcete sesuvy to znamená do toho procesu ty na nový syntézy
můžete poměrně signifikantně zasahovat konci toho že používáte ty jo si svojí je mikroinstrukce
ani jsme potom a ještě po makroinstrukce pro přímo pro syntézu to více štyry se
do toho jednodušší
tak tu tady použiju specifikuje si že mu ji toto
a design se menuje to
nechci vygenerovat byli sme trest edisonem bude jmenovat opel if a nacpu do tohoto svůj
vedou boje zdroják to pole
a teď měl se něco bude chtěli dělat šel
pak s něho vypadne
tento té vliv a papouškoval a slepě na
a specifikuje že moje dva je sice štyrycet high co sumka chcete dvěstě padesát čestnosti
hlavou parametru to má specifikuje jaký jak tak já mám
a že chce vygenerovat
toto jisté seš bude ta textová reprezentace toho obsahu to velice čtyrycet tak ja
a _e specifikuje svoji vstupní pin mapu a specifikou tam byli sme tesco vypadlo slovo
jel se su
alice sarah slepě nebude dělat tom plese proud chvíli pak z něho vypadne ten to
kterých ste a nakonec použil ten a jste kterým se konvertuje tento to jste na
to pin na té tam
aby daný soubor který pak pomocí a lisp rohu
tom programu do toho více čtverce do stadia
a celej tom jsem proces tý syntéze to jednoduchý design trvá několik vteřin na relativně
moderní počítače teče
to není žádná tragédie
a nějaké dotaz tom demu
takže
takže ještě simulace vede vizualizace
ten jako
částečně voddělený téma a _e použijete ty svoje karel soubory a simulujete ten design
tom
_e jednotlivý hodinových tíka na počítači na tom na tom vývojovým nástroj
a můžete nám do toho cpát hrozný triggery tak jak jste zvyklí třást logický analyzátoru
a že pokud se tam něco změní vtom design nějakým signálu nebo je tam nějaká
sekvence tak se začal něco vypsala šel
a takový věci tam můžete dělat
teďka nás existují násilí existuje mnoho protože tom ten nepotřebujete žádnou znalost o reálné spektra
jsme nás nervy protože a je nezní je jake jeho
to je snad jedinej open source nástroj který se našel který pracuje přímo světě jo
a zajímavý je vtom že předkládat dověštil to nativního kódu a ten to se pak
spouští znamená to simulace poměrně rychlá
a toho se mají kolik legendu na to generování to nativního kódu s to věděl
a když si silově nebo dokonce jakej vnitřní vestavěny nic ne ten takže to je
to psal jsem s ní
a
co taky zajímavý je že to nepoužil a vy si jako většina těch nástrojů pro
simulaci
a _m a má to svůj vlastní těžil iphone ten protože věděli
jako
bohatší jazyk než ve do některých ohledech takže jen tam volby žen že tamten
ten tam těch změn ta těch hodnot na ty signály mu nestačí on to sice
ano to meleš nějakýma dalšíma informace no
a nicméně to není problém protože nástroje pro vizualizaci který sem tady vybral se menší
typy vliv tak umí jak to ve cenné tak ten že ještě a vy von
a další nástroj který tady dispozici operátor ten tam sem to ze vyzvedl do roce
plus nicméně poslední dobou vypadá že částečně neaktivní
a _m
a taky ho pak se provedlo nepodporuje to modernější revize to vervou celá dva tisíce
pět _e systém ve do sou jenom takový nebo částečně kompletním stavu není tou to
je tak kompletně by to mělo bejt
a no a nakonec tady máme
nakonec tenhleten ten nick a rozvedou který se mu smějou uplně na začátku a ta
primárně teda simulátor programu _e
důležitý je že tento berou parsed je skutečně fajn a toho s tam sem na
tom jsem se tenhleten ten
a kterého do mezikódu ve lépe
a pak tam je tu ty jsme neveve který tam stane se to interpretuje
a ani sme je to stále relativně použitelný rychle
a _m
je to perfektní absence ten show
pokud dvouřádového
a dyž používat proprietární nástroje nebo
a nějaký open source nástroje je to víceméně jedno a ten ji vyrobil toho fakt
výbornej a skutečně stav praxi používá
a dvacet tady
teďka udělal vejde motory to rozvrhu budete s tím píšou ty trestanče a zase použiju
ten svoji krejčíře jsem tomto na tom více štyrycet
a vytvořím souboru který se jmenuje to pro tebe
ten test na menší definuje se tady register
to jsou moje hodiny
a nadefinuju si tady ty ledky jako jakožto drát
a teďka
instanci si ten svůj původní to komoru kterým komentovat _e a byli počítač a ty
hosty dát jsem si definována předchozím slajdu
tak na bandu právě na tom s nomurou
a znalecky a hodině
no a hlavní logika toho se ztenčuje ta je tady vtom nejsou begin
bloku kde si specifikou kam chci ten výstup toho trestanče ukládat do to prvé a
chce vědom pro všechny proměnná bitovou analyzovat a pak tisíckrát zvuk pak si nastavím hodiny
na nula tisíckrát zopakuju
vždycky po jednom cyklu toho simulátoru že chcete hodiny
a invertovat to znamená udělal tam puls
takže tam moc tam toho testem skončí po tisíci pouze
oni novýho signál
teďka je to s provozním zprovozněn translation způsobem
a my si pomocí toho driveru hubu
ampérovy rovin to php ten _m tak holt tý ty simulace
a musím specifikovat jak ten svůj testament znát jako co se měl teďka tak ten
svůj byl počítač to jo implementace tam to podle aby ho instance vás tom přes
ten či
a je mi líto vygeneruje tento prvé té tak můžu interpretovat pomocí to vidí ty
nástroje
a v id false ten web a nástroje by vám vygenerovat celé cože to jako
textová von je že už tam a textový poučen tam
a co že strašně velký a ukecaný
a
výstupy vizualizace
a také s tím to nepracuje že už máte jako další vizualizaci tak mám sto
padají kabely ty data to tak prostě vo prd
takže používám tady slovíčka jsme jeli xterm a cože binární formát a de facto sověty
stejný informace
nicméně mnohem kompaktnější
a nemusej svatou že to že to binární formát to není problém a tak von
ale votevřenej takže
a to je to vostatní tu leč a ten tančící ty vliv pro tu vizualizaci
ho bezproblémů podporuje
jenom prostě to kompaktnější ty soubory jsou menší a lépe se snad pracuje
no jo pokuď si zobrazit pak tento simulace tak
použity ty vliv
a vypadá to následujícím způsobem se na těch fotkách teda bude měnit
tady vidíte dobrého odčítání a těch a těch hnedka
a
to ste viděli trhu tančit i vliv podporuje spoustu formátu vy civilisty fast že ještě
obě formy
všechno možný nemá spolupracuje bezproblémů splácel simulační malá strana co mi to ukázal
a dvacet tady
no a potom s levicovým poslední slajd a každou pozornost repre stadia tak náročný proto
vlastně není k dispozici
a tak jako jedna že ta dokumentace to bit streamu to znamená jak ty byty
vtom fpga nastavit aby to dělalo něco užiteční ho
bohužel není k dispozici
to výrobci těch tak já vám prostě nedaj
dej raději zlato boji se
a
takže bys to mohli ti ostatní výrobci něco vy koukat
a nicméně se podíváte na patent smlouvou komora jde najdete zcela je něco jako typu
altera interconex tak tam spoustu starých patentů
a ten strejda se vyvíjet defakto revolučně nežili sečtete ty patenty tak tam vidíte to
zhruba vypadá vevnitř jsme to mapování a ty reálným bitech to fpga
bohužel
jako není neexistuje tahle dokumentace
a navíc proč nebude open source kvalitu znovu pozor dva roje protože ti výrobci těch
mega investuju neskutečný množství peněz to těch svých na disentu a v optimalizuje o to
prostě
fakt to nestojí za jako do na neskuteční tam
hloupý a bez optimalizované co nejvíc
a mohli aspoň o trochu lepší než
konkurence do to na znalí znají neskuteční množství peněz a nechtěl ten jste proprietární algoritmy
vydat potřeba bys to mohli samozřejmě ti
ta konkurence vokopíroval
no a nakonec se tady strach se ze strany těch výrobců a id core opravte
ja
kteří se bojí že by byla dokumentace k tomu fpga k tomu jak jsou tam
ty by dezorganizovaných dispozici tak by se pomohli najít lidi kteří by s těch datech
já právě extrahoval i ty proprietární ip korea konvertory to zpátky na ty na devel
a nemuseli by jim platit prachy
čem jsou tak a je to samozřejmě vtom zezadu ti nelíbí kódu jsou jako obrovský
prachy vyšel
takže s toho co to sem chodí boj
ani sme to s to si mysim že lidí protože do práce která jako
nezabrala to vy konvertovat stavu jsou to fpga se to ip core os master to
hradel
toto bylo tolik práce že bys bylo lepší top ten korelace
von stretch
a
okej
a ty musí bych to ukončil děkuju za pozornost a eště dotazy
s nějaký máte
jo
takže votázka vohledně toho vyčítání těžké já tohoto kontent vestami nějak jako protekce
a
a pro tak se tam je v některých fpga to podporuju zašifrování to bit streamu
a nějakou ale s šifrou a nás tam kam uložit nějakej registrů klíč pro tohlencto
a další věc co se dá dělat tak je že používáte k nějaký je ring
oscilátory stovek teďka
co jako se musí taky viděl reálně
a _e tím s tím znemožnit _e duplikovaná se
opsal fpga na druhý f teďka
proč tak to já máte link oscilátor nějakým specifickým způsobem naladěný nesyntetizujete ten byt s
tím těma s tím způsobem a to by si to můžou řekl
jestli je ten konkrétní fpga čip
ani slechu fax duplikovali jedna ku jedný tak
tak to nejde
teho stejné možnosti tam jsou
a díky za otázku
a to se skutečně dobrá otázka že jo protože tímhlectím defakto in validuje té
ty
v obavě těch ti nestojí a land rover že bys
to pak museli ruska jako a ten nájezd abys to vlastně dostali do to nestojí
a
a
nic nemohou by se vám poved že byste to lépe garde kapli že byste si
ho odstranili ten
a
ten a
tam protože použil
a připoj se přímo na to na ty linky který programu ten tuto matice to
fpga
a jak byla zatím
on to není mikroprocesorové tam někde nějaká všemu takové to bylo to logiky který to
tahá s tý flašky
a _e
a dešifruje to
než to patnáct proto to týmový to fpga takže byste byli schopní
řekl připojí za tam sem tam bylo v hardvéru a vyčíst
ty surový data který jdou do toho ft já věděl jste co k tomu k
tý maticí organizovaný
tak byste byli schopni jako bys toho dostat ten design beztoho šifrování a vobejít to
my sme je tohlensto je tak specifický žánr potřebujete vybavení za
obrovský množství peněz opět stal se nevyplatí
ty ti
a ještě nějaký dotazy
jo
a jo takže to zas byl je se mi si myslím že se ti výrobci
fpga budou bránit ještě stále tomuhle otevření to
a ty ti specifikací _e že intel tetičkou v hotelu takže to bude se snažit
dotlačit to
a asi velkej procesorů do xenonu
což je pravda že power má taky jako nějaký svůj akcelerovány
a port pro používá nějak tak jako akcelerátoru
a
takle a
a která turistovi trochu je tu informace jakou potom vodpod sou to stojan určitě ne
ta ten nebude chtít
a co intel respektoval teda se teď snaží tlačit je open cíl pro ty stadia
takže levným a jako podporu pro open sjel
_e brad proof a jo jedna nula
plus nějaký extenze který umožnil zkompilovat
víceméně
uzlově ti plus nějaký yum
adaptation layer kterým pak komunikujete s tím mostem
a ten kus logiky ty který jste schopni pak dalo to fpga jako
pomocí parciální rekonfigurace ste schopní
není za běhu jo to znamená že vy si stoupenci jo implementujete například nějaký jako
procesová těch dat před komplikujete s tou dnešní době tomu ste předkompilátor že nejste schopní
tohlensto zkompilovat na tom na tom cílovém zařízení který dneska máte tělem koreje
a dataset ono to fpga
toho sond open si jo byly trochu umožňuje že jeho nemáte na tom na tom
target zařízení komparátor tou prací jo a proto teda používá ten byly pro file
a vy standa pojedete všechno předkompilovaný a jakmile to vtom a to nastavení potřebujete taxi
node je za ten korektní to korektní často fpga co vám dělá tu to procesová
nijak
a použijete tou prací jo
tak to si mysim že je taky důvod proč jim to koupil hotelu že toho
store couvat jsem v datacentru bude hodit
a jako předseda jsou tam příliš mluvit ní ty ještě nedá ale vypadá to že
bude nějaký xenon té který bude mít přímo na stejným
a ta je to znamená na stejném substrátu
a jak jsou noví jádra tak fpga a bude to propojení jakým vysokorychlostním interconnect _e
a ty pro tebe zatímco jako takový spásný ty dva čipy roku ve a není
to ještě syntetizovaný je stejným silikonu
nicméně intel má ty výrobní kapacity na to aby pak a sestavil je co nový
jádra tak to já na ten na ten stejný silikonu
a
grace to ibm týče tech ibm je to defakto putna že jo ti mají soubory
to z nějaké akcelerátoru vy port
jo
jo ten power je to má jaké akcelerátoru je port který umožňuje právě to komunikovat
stále stojí a
jo
tak jsem nevěděl díky za ten do toho připomínku
a
co to viděl jsem všechno se chtěl nebo
ještě něco
díky
a když nějaký dotazy
tak hlavní věc je jo otázka je jaký sou vyhrotil open source nástroj oproti komerčním
nástrojů a doufat se z nástrojů vidíte že jo
a víte co dělat kapotou až on to nedělá nějaký divný věci třeba pod pultem
dobře vám to neunesla jaký data ven
a
a vy ste u těch komerčních nástrojů
a
to záleží ty komerční nástroje ty který sou jakoby k dispozici vonět na který si
můžete stáhnout tak mají nějaký omezení samozřejmě
a není to většinou na omezená velikost projektu a velikost fpga
to znamená že třeba když si koupit nějaký větší ft já ten potřebujete skutečně se
zaplatit nějakou vyšší verzi the design tu teda topení a umí
a pak tam sou nějaký omezení a to co no to můžete syntetizovat a to
znamená pohybovat jak jako speciální vendor
kódy tak co taky placený
a nejsou zadarmo nemůžu fungovaly no tak tady mu to znamená že máte tak já
připojený k tomu počítači dáte si jakou evaluace
a když to vodpovídalo to počtem že pomocí ty vybavovací s on the top ten
core nefunguje že
a taky omezení tam jsou v autě open source nástrojů žádný omezení naštěstí nejsou protože
a
nemusí být úplně to v optimální jak ty
mám vendo nástroje ještě stále
těch dat lásko
a
jo takže v otázka je jak se ty a _e pozor na své porovnávají s
těma
kousl zná strana nesere už jako diagramy použitelný
a _e takle ten takhle jsi furt jestliže dejte takle je relativně malinký
a nemá na jakýho příklad tak se do toho vleze malej úplně risk procesor
který je jednoduchej dost jednoduchej na to abys na to mohli běžet něco jako šestnácti
bitové kolovat
tahle jde a pak je takle ja relativně nacpaný už
a pro vyšší jestli ještě nejsou k dispozici žádný open source nástroje nic netáhla
tento proces tý syntézy je strašně rychlej u těch open source nástrojů protože to právě
nemá takový ten bejt i
tu tuhle kde si těch ten dort
nástrojů těch proprietární
který sou neefektivní
tohlensto
a tak to si nejsem jistej ale když se podíváte na ten stran to projektové
store máte zadáte se toho člověka který to napsal sokolov
tak ten na tom a já ti prej takže
to vám doporučil ať se na to podíváte
opravu žádnýho sis taky jako výzkumy nástroje
a na tu analýzu a syntézu
tak na to tam nějaký by pro určitě sou
a mysim že aktuálně troubo se z nás to ještě nejsou ve tak kvalitní
ani sme toho straně co se rovná samozřejmě
díky za otázku
ještě nějaký dotazy pokud už nic tak
mám děkuju za pozornost _e děkuju za hodně dotazu
a už deset druhou penaltu